UNLP
Planilla de Actividades Curriculares
Código: E1226
Arquitectura de Computadores II
Última Actualización de la Asignatura: 18/09/2017

« Volver a asignaturas Carrera:     cursada el año:  , en el  Semestre  
Ver en cátedras »


 Descargar Planilla N°2 [PDF]

CARRERAS PARA LAS QUE SE DICTA

Carrera Plan Carácter Cantidad de Semanas Año Semestre
03024 - Ingeniería Electrónica 2018 Optativa
Totales: 0
Clases:
Evaluaciones:
5to Desde el 9º  info
-

CORRELATIVIDADES

CORRELATIVIDADES
Ingeniería Electrónica - Plan 2018
PARA PROMOCIONAR
(E1225) Taller de Sistemas Digitales

INFORMACIÓN GENERAL 

Datos Generales

Área: Sistemas Digitales y de Computadores

Departamento: Electrotecnia

Tipificación: Tecnologicas Aplicadas (TA)

Ingeniería Electrónica - 2018 plegar-desplegar

CARGA HORARIA

HORAS CLASE
TOTALES: 96hs SEMANALES: 6 hs
TEORÍA
48.0 hs
PRÁCTICA
48.0 hs
TEORÍA
3 hs
PRÁCTICA
3 hs

FORMACIÓN PRÁCTICA
Formación Experimental
0.0 hs
Resol. de Problemas abiertos
0.0 hs
Proyecto y Diseño
0.0 hs
PPS
0.0 hs

TOTAL COMPUTABLES HORAS DE ESTUDIO ADICIONALES A LAS DE CLASE (NO ESCOLARIZADAS)

96.0 hs


0.0 hs


PLANTEL DOCENTE

OBJETIVOS

Esta materia introduce conceptos de arquitectura y organización de computadores que son fun-damentales para asimilar las características de esos sistemas y tener una idea clara de los factores que influyen sobre su rendimiento estimado en base a velocidad de procesamiento y productividad. Parte de los conocimientos adquiridos anteriormente sobre monoprocesadores, para ampliarlos en la medida necesaria con otros temas tales como los fundamentos de segmentación ("pipelining") y las arquitecturas más recientes que se basan en ellos. Todo ello conduce también a otro objetivo impor-tante: transmitir al alumno los conocimientos básicos sobre arquitecturas paralelas, sus diferentes tipos y cualidades esenciales.

PROGRAMA SINTÉTICO

-Rendimiento del computador: velocidad de procesamiento y productividad. Modos de mejorarlo-Procesamiento segmentado (en "pipeline"): propiedades y limitaciones.-Arquitecturas RISC: origen, evolución y avances derivados de las mismas. -Otros perfeccionamientos del monoprocesador: arquitecturas "super-pipeline" y superescalares.-Conceptos generales de procesamiento en paralelo. Clasificación de arquitecturas paralelas.-Computadores vectoriales en "pipeline" y computadores matriciales ("array processors")-Arquitecturas paralelas MIMD. Multiprocesadores y multicomputadores.-Paralelismo en redes de computadores. Funciones en PVM y MPI. Bases de algoritmos paralelos.

PROGRAMA ANALÍTICO 

No hay información disponible

BIBLIOGRAFÍA

No hay información disponible

ACTIVIDADES PRÁCTICAS

Prácticas llevadas a cabo en el aula (total 24 horas):
Constan de explicaciones y trabajo de ejercitación por parte de los alumnos. En general, se resuelven dos ejercicios tipo y quedan planteados los restantes para discutir después con los estudiantes. Cada una de estas prácticas consta de una o más clases con una carga horaria que se indica en cada caso: Práctica No. 1 - Ejercicios sobre rendimiento; tiempo CPU y productividad: una (1) clase de tres (3) horas.· Práctica No. 2 - Generalidades sobre pipelines: una (1) clase de tres (3) horas. · Práctica No. 3 - Riesgos del pipeline; por dependencia de datos, por control y por colisión: una (1) clase de tres (3) horas. Práctica No. 4 - Vector de colisión y diagrama de estados: una (1) clase de tres (3) horas. Práctica No. 5 - Procesadores RISC y superescalares: dos (2) clases de tres (3) horas cada una. Práctica No. 6 - Procesadores vectoriales y matriciales: una (1) clase de tres (3) horas. Práctica No. 7 - Conceptos generales sobre arquitecturas paralelas de multiprocesamiento: una (1) clase de tres (3) horas.
Prácticas de Laboratorio (total 24 horas):
Laboratorio No. 1 - Simulación de arquitecturas RISC utilizando WinMIPS64. Resolución de guia de laboratorio y presentación de informe escrito. Tres (3) clases de tres (3) horas cada una.·
Laboratorio No. 2 - Procesamiento paralelo en red de estaciones de trabajo. Se utiliza una red de ocho computadoras disponbles en el laboratorio. Modelado de un problema, cálculo teórico de la mejora esperable, verificación experimental y presentación de informe escrito. Se realizan cinco (5) clases de tres (3) horas cada una.

METODOLOGÍA DE ENSEÑANZA

Esta materia parte del conocimiento de las arquitecturas de monoprocesadores, pero desde su principio debe plantear, tanto en teoría como en práctica, el problema del rendimiento. Resulta imperativo que se intente definir ese concepto, usando ejemplos y ejercicios apropiados, centrando la atención en tiempo de ejecución y en productividad. En forma natural se llega a una simple expresión matemática donde entran el número de instrucciones del programa, la cantidad de ciclos por instrucción y el tiempo del ciclo de reloj, debiendo ser perfeccionada para tener en cuenta los diferentes tipos de instrucciones. Se analiza la influencia que la arquitectura, organización y realización física tienen sobre dichos parámetros, y se realizan comparaciones entre procesadores conocidos. Como inmediata consecuencia, surge la necesidad de analizar con cierta profundidad el procesamiento segmentado, que se ha hecho fundamental para mejor rendimiento del monoprocesador. En este punto, el alumno debe comprender el comportamiento ideal de ese tipo de recursos pertenecientes al dominio de la organización, y luego introducir los factores que lo perturban (riesgos). A esa altura del curso, se tienen las bases necesarias para un buen planteo de las arquitecturas RISC, uno de los avances más importantes logrados en la permanente búsqueda de mayor velocidad de procesamiento. Se procura ilustrar las características típicas de los procesadores RISC, y se realizan simulaciones y aplicación en laboratorio. La tendencia moderna de diseño lleva luego naturalmente a la indispensable consideración de los procesadores superescalares, como una consecuencia emergente del concepto RISC que se extiende también a procesadores de tipo CISC. Entonces se llega a otro avance fundamental: en lugar de buscar velocidad mejorando un monoprocesador, se trata de asociar el trabajo de varios de ellos mediante computación en paralelo, haciéndose notar que esta solución se ha vuelto factible a raíz del bajo costo de la tecnología de microprocesadores. Es importante que el alumno tenga cierta visión de los supercomputadores mediante la consideración teórica de computadores vectoriales segmentados, y de los procesadores matriciales (array processors), discutiendo conceptos aunque no sea posible, por razones obvias, ninguna práctica con tales sistemas. El camino queda entonces franqueado para llegar al conocimiento del multiprocesamiento, donde nos ubicamos en un nivel perfectamente accesible en cuanto a costo: utilizamos redes de computadores físicamente preexistentes, y agregamos el software de bibliotecas de pasaje de mensajes MPI de código abierto. Si bien esto exige dar una rápida noción del sistema operativo UNIX, se puede llegar a la realización de ejercicios prácticos de diseño de algoritmos y programación paralela, seguida por una demostración y práctica en laboratorio en la cual los alumnos pueden apreciar las ventajas obtenidas en mejora y rendimiento, así como las limitaciones existentes en todo multiprocesamiento.

SISTEMA DE EVALUACIÓN

Dadas las características de la asignatura, ésta no puede ser dividida en módulos independientes. Por lo tanto, la cátedra adopta una metodología estructurada a partir de una primera evaluación a mitad del semestre y una segunda evaluación (complementaria de la primera) en el mes de noviembre. En caso de desaprobarse alguna de ellas, existe un recuperatorio flotante en el mes de diciembre. El alumno debe obtener, para promocionar la materia, una nota igual o superior a seis en las evaluaciones. En el caso de no lograrse el objetivo, el alumno tendrá acceso a un recuperatorio integrador de la materia en el mes de febrero. El alumno debe obtener, para promocionar la materia, una nota igual o superior a seis en dicha evaluación. Los alumnos que obtuvieran calificación 4 o 5 tienen la posibilidad de rendir un examen final de acuerdo a la reglementación vigente, que se aprueba con una calificación superior a los cuatro puntos. Este sistema de evaluación se adecua a las características de la materia, siendo una de sus principales ventajas la existencia de un recuperatorio integrador, que favorece el estudio de la asignatura como una unidad, evitando la acumulación de fechas de exámenes durante la segunda mitad del semestre.

MATERIAL DIDÁCTICO

Se encuentra a a disposición de los alumnos una página web con material didáctico adicional, hojas de datos, programas de ejemplo, parciales anteriores y presentaciones de las clases teóricas.

ACTIVIDAD LABORATORIO-CAMPO


Calle 1 y 47 - La Plata (B1900TAG) - Pcia. de Buenos Aires - Argentina - Tel: (54) (221) 425-8911     -     Contacto: sistemas@ing.unlp.edu.ar