

Apuntes de Clases

Multiplexers.
Demultiplexers.
Decodificadores.
Codificadores.
Llaves analógicas.

Realizado por Sergio Noriega

Introducción a los Sistemas Lógicos y Digitales
Departamento de Electrotécnica
Facultad de Ingeniería
Universidad Nacional de La Plata
2003

INDICE

- 1 - Multiplexores.
- 2 - Demultiplexores.
- 3 - Decodificadores.
- 4 - Codificadores.
- 5 – Llaves analógicas.
- 6 - Bibliografía.

1 - Multiplexer.

El multiplexer ó como generalmente se lo abrevia MUX, es un dispositivo electrónico que dispone de n entradas de datos, una sola salida de datos y m líneas de selección.

A través de las m líneas de selección, se puede elegir cual de las n entradas tendrá una conexión directa con la salida.

Haciendo una analogía eléctrica el MUX se comporta como una llave selectora.

Es necesario aclarar que las entradas/salidas pueden ser **digitales ó analógicas** con lo cual tenemos ya una clasificación desde el punto de vista del tipo de señales que se manejan.

1.1 Multiplexer Digital.

El multiplexer digital está compuesto por un circuito combinatorio generalmente con compuertas AND ó NAND, negadores y una compuerta OR ó NOR a la salida.

Vemos un ejemplo en la figura 1.

Corresponde al circuito de un MUX 8:1 comercial, el 74LS151.

En dicha figura se ve el diagrama de conexionado de dicho integrado y en la figura 2 su diagrama interno y la tabla de verdad del 74LS151.




Figura 1

Para este dispositivo, se tienen tres entradas de selección: A, B, C mas ocho entradas de datos: D0 hasta D7, una salida de datos Y y su negada W y una entrada de control STROBE que es una función adicional al multiplexer.

Además, como siempre tenemos los pines de alimentación, que en general son dos: Vcc y GND para dispositivos TTL y Vdd y Vss para circuitos de tecnología CMOS.




Figura 2

Las entradas D0 a D7 son seleccionadas a través de las líneas de selección A, B y C, donde según el número binario que corresponde a alguna de las 8 combinaciones posibles con tres entradas, dará el acceso a la salida Y ó W, a alguna de ellas.

Se considera aquí que C es la línea del bit mas significativo (MSB) y A la línea correspondiente al bit menos significativo (LSB).

Se dispone además de una línea de habilitación S denominada Strobe, la cual se habilita con nivel bajo, esto es, cuando S = 0, la entrada seleccionada pasará a la salida, caso contrario (S = 1), las salidas no responderán a las entradas de datos (Y = 0 y W = 1 permanentemente).

Las dos principales aplicaciones de un MUX son como:

- Selector de fuentes de señal.
- Generador de funciones booleanas.

Selector de señales: Dado que se puede elegir una de entre n entradas posibles, un uso lógico sería el de selector de diversas fuentes de señales digitales para que sola una pueda conectarse con la salida.

Ejemplo:

Problema: Diseñar un divisor de frecuencias de señal de clock, tal que se puedan obtener la señal de reloj de un oscilador de cuarzo y sus submúltiplos en potencia de dos (fCLK%2, fCLK%4, fCLK%8 y fCLK%16).

Solución: Empleando un contador binario de 4 bits, podemos, dada una señal de reloj (clock), obtener en Q1, Q2, Q3 y Q4, señales de clock pero cuyas frecuencias sean fCLK dividido 2 (saliendo de Q1), dividido 4 (saliendo de Q2), dividido 8 (de Q3) y dividido 16 (saliendo de Q4).

Para obtener un selector, se puede emplear un MUX 8:1 como el descrito donde se utilizarán sólo 5 entradas: CLK, Q1, Q2, Q3 y Q4.

Según la combinación binaria en las entradas de selección del MUX (en este ejemplo denominadas S0, S1 y S2, en vez de A, B y C), se podrá elegir una de entre las citadas fuentes de señal de clock, que se conectan a las entradas de datos del dispositivo (aquí las entradas de datos se llamaron I0, I1.....I7).

La salida Z, copiará la señal del canal seleccionado.

El circuito definitivo se muestra en la figura 3.




Figura 3

Generador de funciones: Si se analiza con detenimiento el circuito del MUX 74LS151, se puede observar que básicamente se compone de una compuerta OR (considerando la NOR mas el negador para salir por Y) de ocho entradas, donde cada una de esas entradas, proviene, compuerta AND de por medio, de una entrada de datos diferente.

Cada una de esas compuertas AND, tiene además tres entradas que provienen de las líneas de selección: A, B y C, y con una combinación diferente de ellas.

Por lo tanto cada combinación de A,B y C, sólo habilitará en principio a una sola compuerta AND de las ocho que hay.

Dada una AND habilitada por A, B y C, dependiendo de la entrada de datos en cuestión, será el valor de la salida.

Podemos formular, entonces, la siguiente ecuación lógica de este dispositivo

$$F = /C/B/A D0 + /C/BA D1 + /CB/A D2 + /CBA D3 + C/B/A D4 + C/BA D5 + CB/A D6 + CBA D7$$

Como las entradas de datos pueden valer "0" ó "1", se puede pensar entonces que cuando se selecciona una combinación dada de las entradas de selección, en realidad se está eligiendo un término producto (un mintermino) C B A de los 2^n posibles con n entradas de datos.

La salida será "1" ó "0" dependiendo si la entrada correspondiente está a "1" ó a "0".

Por lo tanto se puede implementar en principio, cualquier función canónica de primera forma (unión de mintérminos) de n variables, donde las variables se conecta a las entradas de selección del MUX y las entradas cuyos términos producto intervengan en la función, se pondrán a "1" y el resto a "0".

En caso que la función no esté descrita en 1ra forma (caso mas probable), se deberá desarrollarla y seguir los pasos antes descritos.

Ejemplo: Dado la función $D = \bar{B} + \bar{A} B \bar{C}$, implementarla con un MUX 74LS151.

Dado que la función tiene tres variables, podemos emplear un MUX 8:1 de tres líneas de selección.

Como la función no está escrita en primera forma, podemos desarrollarla empleando el diagrama de Karnaugh como se ve en la figura 4:

		B A			
		$\bar{B}\bar{A}$	$\bar{B}A$	$B\bar{A}$	BA
C	\bar{C}	1	1		1
	C	1	1		

Figura 4

Desarrollando a B para que quede en primera forma y sumando el término $\bar{C}B\bar{A}$, nos queda:

$$F = \bar{C}\bar{B}\bar{A} + \bar{C}B\bar{A} + C\bar{B}\bar{A} + C\bar{B}A + \bar{C}B\bar{A}$$

La función consta de los mintérminos: 0, 1, 2, 4 y 5, por lo tanto la implementación con el MUX será tal que las entradas D0, D1, D2, D4 e D5 se pondrán a Vcc ("1" lógico), mientras que las entradas: D3, D6 e D7, se conectarán a GND ("0" lógico).

El circuito definitivo será el mostrado en la figura 5.




Figura 5

Si bien se puede pensar que la función implementada con el MUX, tiene un número mayor de términos que la necesaria (tres minterminos no se usan), se debe tener presente que lo importante es la cantidad de circuitos integrados que se van a emplear para sintetizarla.

En el primer caso necesitaríamos de 4 circuitos integrados (un chip con 1OR5, dos chips 3AND3 y un chip con INV6) contra uno sólo al emplear el multiplexer, ganando en costo de desarrollo (menor área de impreso, mayor confiabilidad en conexionado, menor tiempo de diseño de impreso y soldado, menor número de componentes en stock, etc).

Si bien parece que un MUX de n entradas de selección está limitado a generar funciones de hasta n variables, se puede extender este número hasta n + 1 variables, con el agregado en general de un inversor.

Dicho de otro modo con dos circuitos integrados, un MUX y un inversor se puede generar una función de n + 1 variables, donde n es el número de entradas de selección del MUX.

Para nuestro MUX 8:1 esto implica generar una función de 4 variables.

La forma de implementar esto se explicará con el siguiente ejemplo:

Ejemplo: Dada la función $F = \overline{A} / C + B C / D$ implementarla con un MUX y mínima cantidad de compuertas.

Solución: Para empezar volvemos a describir la función en un diagrama de Karnaugh:

Para ello, primero debemos desarrollar la función como en el ejemplo anterior:

Si desarrollamos la función obtendremos 6 términos productos que son 0, 1, 4, 5, 7, 15:

$$\overline{A} / B / C / D + \overline{A} / B / C D + \overline{A} B / C / D + \overline{A} B / C D + \overline{A} B C D + A B C D$$

		C D			
		/C/D	/CD	CD	C/D
AB	/A/B	1	1		
	/AB	1	1	1	
	AB			1	
	A/B				

Figura 6

NOTA:

No confundir la denominación de las entradas de selección con las variables de la función. Aquí se definió, por ejemplo, que la entrada A está asociada con la variable C y la entrada C con la variable A. B queda con igual asignación de letras.

Como tenemos cuatro variables en total y sólo tres entradas de selección, nos falta saber como asignamos al circuito, la variable D.

Si trabajamos un poco con la expresión anterior, vemos que podemos agrupar términos que contengan a D negada y sin negar:

Obtenemos así:

$$(\ /A /B /C) (\ /D +D) + (\ /A B /C) (\ /D + D) + (\ /A B C) D + (A B C) D$$

En los dos primeros términos, la variable D se elimina y en los últimos dos se expresa sin negar.

Esto significa que los mintérminos "0" y "2" están presentes y por lo tanto, las entradas respectivas: I0 e I2 deberían estar conectadas a "1" lógico.

Por otro lado, los mintérminos "3" y "7" al contener la variable D, implica que las entradas I3 e I7 deben conectarse a dicha variable.

Las demás entradas, como I1, I4, I5 e I6 deben ponerse a "0" ya que no participan de la función.

El circuito definitivo es el mostrado en la figura 7:




Figura 7

En este caso como en otros, no ha sido necesario agregar lógica adicional (la cual es simplemente un negador), si al realizar el agrupamiento de los términos A B C, quede algún término con la variable D negada.

En el siguiente ejemplo vemos un caso donde es necesario el empleo de un inversor.

Ejemplo: Sintetizar la siguiente función con un MUX y lógica adicional.

$$G = \overline{A} \overline{B} D + \overline{B} \overline{C} \overline{D} + A \overline{B} \overline{D}$$

Desarrollando esta función en el Karnaugh tenemos:

		C D			
		$\overline{C} \overline{D}$	$\overline{C} D$	$C \overline{D}$	$C D$
A B	$\overline{A} \overline{B}$	1	1		
	$\overline{A} B$			1	
	$A \overline{B}$				
	$A B$	1			1

Figura 8

Donde la función expresada como unión de mintérminos es:

$$G = \overline{A} \overline{B} \overline{C} \overline{D} + \overline{A} B \overline{C} D + \overline{A} B C \overline{D} + A \overline{B} \overline{C} \overline{D} + A \overline{B} C \overline{D}$$

De aquí obtenemos:

$$G = \overline{D} (\overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} C) + D (\overline{A} B \overline{C} + \overline{A} B C)$$

Si asignamos nuevamente las variables A, B y C a las entradas de selección del MUX C, B y A, tendremos que las entradas I0, I4 e I5 se deben conectar a la variable D negada, mientras que las entradas I2 e I3 a la variable D sin negar. El resto, I1, I6 e I7 se deben poner a masa ("0" lógico).

El circuito queda como se muestra en la figura 9:




Figura 9

Para generalizar, se necesitan como máximo dos circuitos integrados (un MUX y una sola compuerta inversora, donde en un chip, en general, vienen seis inversores ej: 74LS04) para sintetizar cualquier función de n+1 variables siendo n el número de entradas de selección del MUX.

De los circuitos comerciales mas comunes el máximo número de entradas de datos es de 8, por lo tanto se pueden implementar funciones de hasta 4 variables como es el caso del 74LS151.

Para ampliar la capacidad del número de variables existen arreglos mas complejos que comprenden el uso de MUX's y DeMUX's como es el caso de las arquitecturas de las memorias PROM (Programmable Read Only Memory).

Otra forma es emplear mas de un MUX y las salidas agruparlas con alguna compuerta básica (Or, Nor, And, Nand, Or exclusivo, etc.).

1.2 Multiplexer Analógico.

El Mux analógico se emplea principalmente como selector de entrada para conectar varias fuentes de tensión analógicas a la entrada de otro dispositivo.


Un ejemplo clásico de ello es el del conversor analógico digital.

Este dispositivo convierte una señal de tensión en un número binario, cuyo valor es proporcional a la amplitud de dicha señal.

Tiene una única entrada, por lo que si se desea convertir varias fuentes de tensión con el mismo conversor, se deberá disponer de un selector como el MUX.

Dado que el MUX analógico dispone de entradas de selección como el digital, es posible comandar vía una interface, el proceso de conversión de datos, seleccionando en forma secuencial los canales necesarios para la adquisición a través de una PC ú otro equipo controlador.

En la figura 10 vemos un circuito de un multiplexor analógico con tecnología CMOS, el CD4051, MUX 8:1.



NOTA: La tabla de verdad que se observa, corresponde al CD4051 y a otros dispositivos como el CD4052 y CD4053 de los cuales no se explicarán en este apunte ya que son similares.

El CD4052 es demux doble de cuatro canales cada uno, mientras que el CD4053 es un demux cuádruple de dos canales cada uno.

A diferencia del MUX digital, el MUX analógico dispone de una serie de llaves de tensión analógicas bidireccionales construídas con transistores de efecto de campo en configuración antiparalelo, lo cual no sólo se puede trabajar con el MUX de la forma tradicional (n entradas y una salida) sino también como un DeMUX, es decir, usar la salida como entrada de señal y las entradas como salidas.

La selección de cual llave se habilitará de las n posibles, se realiza con un circuito decodificador similar al empleado en un MUX digital.

Debido a que la idea es trabajar con señales analógicas, los MUX tienen en general doble fuente de alimentación +/-Vdd, de tal manera de poder trabajar con tensiones tanto positivas como negativas.

El CD4051 se puede conectar a una fuente partida de hasta +/- 7.5V.

Posee 8 canales de entrada/salida y un canal de salida/entrada.

Con las líneas A, B y C se selecciona la entrada/salida que se desea esté activa. Además posee otra entrada de Inhibición que puede ser empleada para el caso de necesitar expandir la cantidad de entradas, utilizando uno ó más MUXs de este tipo.

Una consideración importante a tener en cuenta en los MUX analógicos es que las llaves analógicas distan mucho de ser ideales.

Poseen una **resistencia eléctrica Ron** cuando están activas cuyo valor es de cientos de ohms y una resistencia Roff cuando están desactivadas de algunos Megohms.

En el diseño hay que considerar estos valores, además que la Ron varía con la tensión de entrada a la llave, la tensión de alimentación (ΔRon de algunas decenas de ohms) y con la temperatura (figura 11).




Figura 11

Este dispositivo no dispone de interface entre la sección digital de control y la analógica, por lo que si se alimenta con +Vdd al circuito, esa misma tensión es la que se emplea para definir el nivel de tensión de alimentación a las entradas digitales. Esto es importante cuando se desee conectar un circuito TTL como comando del MUX.

Otro ejemplo de MUX analógico mas elaborado es el MPC506A de la empresa Burr-Brown (ahora Texas Instruments). Se trata de un MUX de 16 canales de entrada.

Posee mejores características dinámicas y estáticas en la sección analógica, además de tener internamente una interface TTL que permite ingresar una señal digital sin importar los valores de tensión de alimentación analógica. Esto se realiza a través de un trasladador de niveles de tensión como se puede observar en la siguiente figura:




Figura 12

Al igual que el MUX CD4051, el MPC506A presenta una Ron de algunos cientos de Ohms.

Entre cada entrada y la llave correspondiente hay una resistencia de 1K, que junto con un circuito de clamping, protege al circuito ante sobretensiones de hasta 70Vpico a pico siendo el máximo de tensión de entrada de +/- 19V y el nominal de trabajo de +/-15V.

Otro parámetro a tener en cuenta es el denominado **crosstalk**.

Este parámetro indica el porcentaje de señal de un canal activo que se presenta por acoplamiento en otro canal inactivo.

En la siguiente figura se da una curva de este parámetro en función de la frecuencia de la señal de entrada.




Figura 13

2 - Demultiplexer.

Son dispositivos que permiten seleccionar por cual de n salidas se presenta una sola entrada.

Su función es la inversa del Mux y junto con él se puede por ejemplo formar un enlace de transmisión multicanal por TDM (Time Division Multiplexing: Multiplexado por División de Tiempo), es decir, poder transmitir n canales por un mismo cable y recuperar la información de los mismos del otro extremo, controlando adecuadamente las líneas de selección de ambos dispositivos en sincronismo con una señal de clock.

Un diagrama en bloques de un demultiplexor o demux es el siguiente:





Figura 14

Como ejemplo veremos el 74LS138, un Demultiplexor y Decodificador (el que se explicará en una sección posterior).

En la siguiente figura vemos el diagrama de conexionado, tabla de verdad y diagrama esquemático de este dispositivo:.






Figura 15

Analizando la tabla de verdad y el diagrama esquemático, se puede observar que utilizando cualquiera de las líneas de habilitación $\overline{E}1$, $\overline{E}2$ ó $\overline{E}3$, como línea de datos de entrada, a través de la selección de las líneas A0, A1 y A2, se puede seleccionar por cual de las ocho salidas ($\overline{O}0$... $\overline{O}7$), la señal digital saldrá.

3 - Decodificadores.

Los decodificadores son dispositivos digitales de múltiples salidas las cuales son controladas por líneas de datos y/o de control según se especifique en la tabla de verdad.

- Existen según la aplicación, diversos tipos de decodificadores, como ser, decodificadores para selección de una salida activa por vez según el código entrado en las líneas de selección del mismo,
- decodificadores BCD a 7 segmentos para convertir un dígito BCD (de cuatro líneas de datos) en 7 salidas binarias para comandar un display de 7 segmentos,
- decodificador BCD a decimal,
- etc.

Decodificador BCD a 7 segmentos:


El mismo es muy empleado cuando se quiere tener una visualización de datos en un display digital donde los símbolos sean compatibles con la numeración decimal, esto es, en base 10.

Generalmente consta de 4 entradas de datos, donde se debe entrar el número decimal en formato BCD (con cuatro bits), siendo las salidas comúnmente denominadas con letras minúsculas: a, b, c, d, e, f y g, cada una de las cuales representa uno de los siete segmentos que se necesitan para formar físicamente el número "8".

Además, algunos dispositivos, tienen la suficiente capacidad de corriente en las salidas para manejar directamente diodos tipo LED, donde generalmente es requerida una intensidad de 10 mA ó mas.

Otros sólo pueden manejar displays de cristal de cuarzo líquido y necesitan de buffers con transistores ó CI's tipo ULN2003/2068 para manejar diodos LED.

Como ejemplo veremos el decodificador CD4511 donde en la siguiente figura vemos el diagrama de conexión y la tabla de verdad del mismo:



INPUT STATES				"ON" CHANNELS		
INHIBIT	C	B	A	CD4051B	CD4052B	CD4053B
0	0	0	0	0	0X, 0Y	cx, bx, ax
0	0	0	1	1	1X, 1Y	cx, bx, ay
0	0	1	0	2	2X, 2Y	cx, by, ax
0	0	1	1	3	3X, 3Y	cx, by, ay
0	1	0	0	4		cy, bx, ax
0	1	0	1	5		cy, bx, ay
0	1	1	0	6		cy, by, ax
0	1	1	1	7		cy, by, ay
1	*	*	*	NONE	NONE	NONE

*Don't Care condition.




Figura 16

Este circuito puede manejar hasta 25mA en cada salida con lo cual se pueden conectar cargas LED.

A parte de las líneas de datos de entrada: A, B, C y D y las salidas: a, b, c, d, e, f, y g, tenemos otras líneas de control como ser:

LE: Latch Enable (habilitador de cerrojo): "0" :no influye en el funcionamiento del decodificador.
 "1" : Almacena el último código BCD entrado en la transición 0 -> 1 de LE.

LT: Light Test (prueba de lámpara): "0" : pone todas las salidas en "1". Esto sirve para chequear que todos los segmentos del display estén funcionando correctamente.
 "1" : no influye en el funcionamiento del decodificador.

BI (borrado de display): "0" : Pone todas las salidas en "0".
 "1" : No influye en el funcionamiento del decodificador.

Decodificador Standard:

Este decodificador simplemente activa una de entre 2^n salidas cuando se ha introducido el código binario correspondiente en las n entradas de selección.

Un ejemplo es el circuito integrado ya visto, el 74LS138, el cual ya se ha explicado su funcionamiento como DeMux (figura 15).

La única diferencia para emplearlo como decodificador es que ahora no hay ninguna línea de entrada de datos, sino que se tienen 3 líneas de habilitación: /E1, /E2 y E3, 3 líneas de selección de salidas: A0, A1 y A2 y 8 salidas que se activan en nivel bajo al ser seleccionadas: /O0 ... /O7.

Por lo tanto, para esta aplicación, /E1, /E2 y E3 no se emplean.

A0, A1 y A2 se usan como líneas de selección, donde cada combinación pondrá solo una salida a "0" y las demás estarán a "1".

Una de las aplicaciones mas importantes de este tipo de decodificador es como generador de "**chip select**" en un circuito basado en un microprocesador ó microcontrolador.

Un arquitectura muy empleada de comunicación entre un microprocesador y otros periféricos como memoria RAM, EPROM, conversores ADC y DAC, etc, es a través de la selección por parte del micro de un dispositivo a la vez para poder comunicarse.

Si hablamos de un bus de datos de por ejemplo 8 bits, sería antieconómico pensar que un micro tendría 8 líneas de datos para cada uno de los dispositivos al cual se tendría que conectar.

La solución que se adopta, es de disponer de un solo bus de datos, donde todos los periféricos se conectan al micro. Pero éste debe elegir de a uno por vez y lo logra empleando líneas de selección.

Para ello cada periférico cuenta con una ó mas líneas de habilitación que le permiten salir del estado de alta impedancia a sus líneas de datos cuando son habilitados.

Con el empleo de un decodificador se puede lograr esto.

Parte de las líneas de direcciones del micro se conectan a las líneas de selección del decodificador (por ej. 3 al 74LS138), con lo cual se pueden elegir 1 de entre 8 dispositivos.


Si por ejemplo se deseara ampliar este número, basta con agregar otro decodificador y manejar a ambos con otra línea de dirección del micro convenientemente conectada a una de las líneas de habilitación de cada decodificador (por ejemplo al decodificador número 1 se le conecta en /E1 la nueva línea de direcciones mientras que al decodificador 2 la misma pero en E3 que no está negada).

Decodificador BCD a Decimal:

Este decodificador posee 4 entradas que corresponden a un dígito BCD y 10 salidas: "0", "1", "2", "10".

Cada salida se pondrá al nivel lógico "1" cuando su número decimal en BCD esté presente en las entradas A, B, C, D.

Vemos como ejemplo el circuito integrado CMOS CD4028, donde se observa el diagrama lógico, conexionado y tabla de verdad.



	D	C	B	A	0	1	2	3	4	5	6	7	8	9	
1 - High Level 0 - Low Level	0	0	0	0	1	0	0	0	0	0	0	0	0	0	BCD States
	0	0	0	1	0	1	0	0	0	0	0	0	0	0	
	0	0	1	0	0	0	1	0	0	0	0	0	0	0	
	0	0	1	1	0	0	0	1	0	0	0	0	0	0	
	0	1	0	0	0	0	0	0	1	0	0	0	0	0	
	0	1	0	1	0	0	0	0	0	1	0	0	0	0	
	0	1	1	0	0	0	0	0	0	0	1	0	0	0	
	0	1	1	1	0	0	0	0	0	0	0	1	0	0	
	1	0	0	0	0	0	0	0	0	0	0	0	1	0	
	1	0	0	1	0	0	0	0	0	0	0	0	0	1	
	1	0	1	0	0	0	0	0	0	0	0	1	0	Extraordinary States	
	1	0	1	1	0	0	0	0	0	0	0	0	1		
	1	1	0	0	0	0	0	0	0	0	0	1	0		
	1	1	0	1	0	0	0	0	0	0	0	0	1		
	1	1	1	0	0	0	0	0	0	0	0	0	1		
	1	1	1	1	0	0	0	0	0	0	0	0	1		

Figura 17

4 - Codificadores.

Existen dispositivos de algunos fabricantes como Motorola que realizan funciones tales como señalar de entre n entradas la que se presenta con mas alta prioridad.

Tal es el caso del CI 74LS147 denominado: Codificador de Prioridad de 10 a 4 líneas.

Vemos en la siguiente figura el diagrama esquemático y tabla de verdad.




Figura 18

El 74LS147 tiene una convención particular, ya que se toma como salida un número en BCD que corresponde a la designación "negada" de la entrada de mas alta prioridad en ese momento.

Por ejemplo, si es la entrada "5", la de mas prioridad, pone "HLHL" ó "1010" que es el número binario "5" pero negado.

Se considera activa, a una entrada, cuando esta tiene nivel lógico en bajo ("0").

La entrada "9" es de la mas alta prioridad y la "0" la de mínima.

Cuando la "9" está en nivel bajo "0", no importa como están las otras, la salida marcará "LHHL".

Si la "8" está en bajo, pero con la "9" en alto (es decir, no activa), entonces la salida será "LHHH".

Así siguiendo para el resto de las entradas.

Para que se marque la entrada "0", deben estar las otras 8 en nivel alto. En este caso la salida marcará "HHHL".

Si ninguna está en nivel bajo, entonces la salida se pone en "HHHH".

5 – Llaves analógicas.

En determinadas aplicaciones, es útil disponer de llaves que puedan manejar señales analógicas y poder comandar a éstas digitalmente.

Este es el caso de las llaves que se encuentran integradas en el dispositivo CD4066.

El mismo se puede observar en la siguiente figura:




FIGURA 19

Este chip dispone de 4 llaves, cada una con una entrada de control digital, a fin de “abrir” ó “cerrar” a cada una de ellas.

Cada llave tiene dos contactos “analógicos” que son bidireccionales, es decir, pueden ser entrada ó salida, indistintamente.

Vemos en la siguiente figura, por ejemplo, una de las llaves, donde se ha alimentado al chip con $V_{DD} = +5V$ y $V_{SS} = -5V$, a fin de poder admitir señales de tensión analógicas de $\pm 5V$ de amplitud.




FIGURA 20


Al igual que en el caso de los multiplexer analógicos, como el CD4051, la resistencia de R_{on} y R_{off} de cada una de las llaves, depende de la tensión de entrada, tensión de alimentación y temperatura.

Esto lo podemos ver en la figura 21.

Como en el caso anteriormente citado, se debe considerar que si la alimentación general del dispositivo es de $\pm V$, también la señal digital de control en cada una de las llaves debe estar comprendida entre esos valores, a fin de trabajar apropiadamente.

Si comparamos estas llaves con los mux/demux analógicos, la diferencia radica en que en estos últimos dispositivos, uno de los extremos de las llaves están unidos, además de que hay una lógica de decodificación, ya que la selección de canal se hace con una entrada digital de n bits, para seleccionar 2^n canales.

"ON" Resistance vs Signal Voltage for $T_A=25^\circ\text{C}$



"ON" Resistance as a Function of Temperature for $V_{DD}-V_{SS}=15V$




FIGURA 21

6 - Bibliografía.

- 1 Manual Motorola CMOS, serie C 1978.
- 2 Manual National CMOS, Ediciones EMEDE.
- 3 Manual Motorola Low Power Schottky.
- 4 Circuitos Digitales y Microprocesadores. Herbet Taub.
- 5 Sistemas Digitales: Principios y aplicaciones. Ronald Tocci.